一种Verilog-A模型的优化方法、电子设备及计算机可读存储介质
基本信息
| 申请号 | CN202110235664.6 | 申请日 | - |
| 公开（公告）号 | CN112965722A | 公开（公告）日 | 2021-06-15 |
| 申请公布号 | CN112965722A | 申请公布日 | 2021-06-15 |
| 分类号 | G06F8/41（2018.01）I;G06F8/51（2018.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 段思齐;阳杰;刘强;邵雪;程明厚 | 申请（专利权）人 | 深圳华大九天科技有限公司 |
| 代理机构 | 北京德崇智捷知识产权代理有限公司 | 代理人 | 王欣 |
| 地址 | 518100广东省深圳市福田区福保街道福保社区市花路南侧长富金茂大厦1号楼1312A室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 一种Verilog‑A模型的优化方法、电子设备及计算机可读存储介质，所述方法，包括以下步骤：收集对雅可比矩阵有贡献的变量，对所述变量进行全局编码；对所述变量进行独立编码，建立全局编码到独立编码的映射表；对变量依赖关系进行优化；输出优化后经过独立编码的代码。本发明的Verilog‑A模型的优化方法，通过对模块中的编码优化来减少模型修改时产生的大量改动，在电路仿真器中对Verilog‑A模型的计算进行优化加速的同时，改善模型的可复用性和可维护性。 |
