一种基于储能的统一电能质量调节器的主电路拓扑
基本信息
申请号 | CN202020281188.2 | 申请日 | - |
公开(公告)号 | CN211351720U | 公开(公告)日 | 2020-08-25 |
申请公布号 | CN211351720U | 申请公布日 | 2020-08-25 |
分类号 | H02J3/28(2006.01)I | 分类 | - |
发明人 | 张桐硕;韩立博;尹靖元;吴理心;霍群海 | 申请(专利权)人 | 天津中科华瑞电气技术开发有限公司 |
代理机构 | - | 代理人 | - |
地址 | 300000天津市东丽区华明高新区华丰路6号G3室 | ||
法律状态 | - |
摘要
摘要 | 本实用新型公开了一种基于储能的统一电能质量调节器主电路拓扑,包括电网,所述电网的三相导线分别通过电感L8、电感L9和电感L10连接三相全桥,所述三相全桥的直流母线连接电容C4,所述三相全桥的直流母线上侧连接变流器U1的端子1、变流器U2的端子1、变流器U3的端子1、变流器U4的端子1和变流器U5的端子1,所述三相全桥的直流母线下侧连接变流器U1的端子2、变流器U2的端子2、变流器U3的端子2、变流器U4的端子2和变流器U5的端子2,所述变流器U4的端子3和变流器U4的端子4分别通过电感L4和电感L5连接储能介质。该基于储能的统一电能质量调节器主电路拓扑,通过设备的整体结构、储能介质的充放电,满足了电网经济运行的需求。 |
