数字高速并行总线自适应区间校正方法、装置及存储介质专利查询专利号|摘要-满商公司网

数字高速并行总线自适应区间校正方法、装置及存储介质

基本信息

申请号	CN202010287062.0	申请日	-
公开（公告）号	CN111506527B	公开（公告）日	2022-03-18
申请公布号	CN111506527B	申请公布日	2022-03-18
分类号	G06F13/16（2006.01）I;G06F13/42（2006.01）I;G11C27/02（2006.01）I	分类	计算；推算；计数;
发明人	刘艳丽;胡权;张璐;郭御风;张明;马卓;谢文俊;刘煊宏;刘志峰;谭绪祥;吴欢欢;孙海洋	申请（专利权）人	飞腾信息技术有限公司
代理机构	长沙轩荣专利代理有限公司	代理人	丛诗洋
地址	300450 天津市滨海新区海洋高新技术开发区信安创业广场5号楼
法律状态	-

摘要

本发明公开了一种数字高速并行总线自适应区间校正方法，通过是高频率时钟采样DQS信号并定位所述DQS信号的上升沿，下降沿，在每个所述DQS信号的同步高低电平区间内利用高频时钟加动态相位调整技术分别进行多次采样，对多频点多相位点采样数据进行对比分析，确定最佳采样区间，并将最有采样相位及高频定位点反馈到控制端，自适应调节校正采样点，在控制器内部建立周期性device采样温度LUT查找表，板级PCB走线预估长度和延时参数LUT查找表；结合CPU出厂默认setup和hold参数，通过自适应算法建立高频时钟采样区间与可调延迟线的算法对应关系，在应用软件层配置device时钟，明确PCB级走线参数，控制器内部自动保证驱动采样数据的准确性。