一种多层外延超结结构VDMOS的结构
基本信息

| 申请号 | CN202120066156.5 | 申请日 | - |
| 公开(公告)号 | CN213878103U | 公开(公告)日 | 2021-08-03 |
| 申请公布号 | CN213878103U | 申请公布日 | 2021-08-03 |
| 分类号 | H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/336(2006.01)I | 分类 | 基本电气元件; |
| 发明人 | 张永利;刘文;秦鹏海;王新强;王丕龙 | 申请(专利权)人 | 深圳佳恩功率半导体有限公司 |
| 代理机构 | 武汉聚信汇智知识产权代理有限公司 | 代理人 | 刘丹 |
| 地址 | 518000广东省深圳市宝安区西乡街道固兴社区骏翔U8智造产业园U6.7栋216 | ||
| 法律状态 | - | ||
摘要

| 摘要 | 本实用新型提供了一种多层外延超结结构VDMOS的结构,包括漏极,漏极的上方设置有衬底,衬底的上方设置有n型漂移区,n型漂移区的内部设置有p型块,p型块的上方设置有p型阱,p型阱的内部设有n+型源区和p+型短路区,在n型漂移区设置垂直于条形多晶层方向的横向p型块,将主要承压层p型块区域与p型阱的延伸方向垂直,使p型块长度不再成为限制单胞大小的因素,单胞大小完全由多晶层与多晶层间隔长度决定,n型漂移区与p型块在承受源极至漏极反向电压时,因电荷平衡原理,相互耗尽,形成空间电荷区承担其反向电压,由此可降低n型漂移区和衬底的电阻率,较低的n型漂移区和衬底的电阻率在其导通状态时,具有更小的导通电阻,降低了导通损耗。 |





