一种多层外延超结结构VDMOS的结构及其方法
基本信息

| 申请号 | CN202110033982.4 | 申请日 | - |
| 公开(公告)号 | CN112614895A | 公开(公告)日 | 2021-04-06 |
| 申请公布号 | CN112614895A | 申请公布日 | 2021-04-06 |
| 分类号 | H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I | 分类 | 基本电气元件; |
| 发明人 | 张永利;刘文;秦鹏海;王新强;王丕龙 | 申请(专利权)人 | 深圳佳恩功率半导体有限公司 |
| 代理机构 | 武汉聚信汇智知识产权代理有限公司 | 代理人 | 刘丹 |
| 地址 | 518000广东省深圳市宝安区西乡街道固兴社区骏翔U8智造产业园U6.7栋216 | ||
| 法律状态 | - | ||
摘要

| 摘要 | 本发明提供了一种多层外延超结结构VDMOS的结构及其方法,包括漏极,所述漏极的上方设置有衬底,所述衬底的上方设置有n型漂移区,所述n型漂移区的内部设置有p型块,所述p型块的上方设置有p型阱,所述p型阱的内部设置有n+型源区和p+型短路区,所述p型阱的顶部设置有栅极氧化层,通过在n型漂移区设置垂直于条形多晶层方向的横向p型块,将主要承压层p型块区域与p型阱的延伸方向垂直,使p型块长度不再成为限制单胞大小的因素,单胞大小完全由多晶层与多晶层间隔长度决定,同时将原流程第一次刻蚀、第二次刻蚀、第三次刻蚀后的推进工艺步骤整合为第三次刻蚀后,原制作工艺流程的三次推进整合为一次推进,大大节省了工艺时间与成本。 |





