一种LDPC译码过程中迭代循环数据存储方法及系统
基本信息
申请号 | CN202110418530.8 | 申请日 | - |
公开(公告)号 | CN113271109A | 公开(公告)日 | 2021-08-17 |
申请公布号 | CN113271109A | 申请公布日 | 2021-08-17 |
分类号 | H03M13/11 | 分类 | 基本电子电路; |
发明人 | 刘扬 | 申请(专利权)人 | 武汉梦芯科技有限公司 |
代理机构 | 北京轻创知识产权代理有限公司 | 代理人 | 何佩英 |
地址 | 430073 湖北省武汉市东湖新技术开发区高新大道980号北斗大厦9层 | ||
法律状态 | - |
摘要
摘要 | 本发明涉及一种LDPC译码过程中迭代循环数据存储方法及系统,其方法包括,在奇数次迭代后,V2C按照预设存储格式存储在缓存空间中,读取缓存空间中存储的V2C并以此更新C2V;根据更新后的C2V更新V2C以及硬判结果,并将更新后V2C以及硬判结果反序存入缓存空间;在偶数次迭代后,V2C按照与所述预设存储格式相反的存储格式存储在缓存空间中,读取缓存空间中的V2C,并对读取的V2C的序号进行反序处理,且以此更新C2V;根据更新后的C2V更新V2C以及硬判结果,并将更新后的V2C以及硬判结果正序存入至缓存空间中。本发明可以使得C2V和V2C的更新过程并行运行,极大地提升了硬件译码的效率;同时,并行化的架构可以允许C2V不再需要大块的缓存空间。 |
