一种堆叠态半导体芯片结构
基本信息
| 申请号 | CN202022035136.X | 申请日 | - |
| 公开（公告）号 | CN213483708U | 公开（公告）日 | 2021-06-18 |
| 申请公布号 | CN213483708U | 申请公布日 | 2021-06-18 |
| 分类号 | H01L21/205（2006.01）I;H01L21/02（2006.01）I;H01L21/3213（2006.01）I | 分类 | 基本电气元件; |
| 发明人 | 涂波;郑香奕 | 申请（专利权）人 | 深圳市洁简达创新科技有限公司 |
| 代理机构 | 广东合方知识产权代理有限公司 | 代理人 | 许建成 |
| 地址 | 518109广东省深圳市龙华区龙华街道清湖社区清湖村富安娜公司B栋601 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本实用新型公开了一种堆叠态半导体芯片结构，本实用新型堆叠态半导体芯片结构，包括基板，在基板上依次堆叠设置P型半导体层和N型半导体层，P型半导体层和N型半导体层相间设置，P型半导体层至少为2层，N型半导体层至少为2层。本实用新型通过化学气相沉积法来堆叠形成P型半导体层和N型半导体层，并且采用物理刻蚀和电浆清洗的方式形成导电层，避免使用掩膜、光阻剂、光刻机来制造半导体芯片，降低了半导体芯片工艺复杂性，提高了半导体芯片产品的良率。 |
