一种堆叠态半导体芯片结构及其工艺方法
基本信息
| 申请号 | CN202010978208.6 | 申请日 | - |
| 公开（公告）号 | CN112038221A | 公开（公告）日 | 2020-12-04 |
| 申请公布号 | CN112038221A | 申请公布日 | 2020-12-04 |
| 分类号 | H01L21/205;H01L21/02;H01L21/3213 | 分类 | 基本电气元件; |
| 发明人 | 涂波;郑香奕 | 申请（专利权）人 | 深圳市洁简达创新科技有限公司 |
| 代理机构 | 广东合方知识产权代理有限公司 | 代理人 | 深圳市洁简达创新科技有限公司 |
| 地址 | 518109 广东省深圳市龙华区龙华街道清湖社区清湖村富安娜公司B栋601 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种堆叠态半导体芯片结构及其工艺方法，本发明堆叠态半导体芯片结构，包括基板，在基板上依次堆叠设置P型半导体层和N型半导体层，P型半导体层和N型半导体层相间设置，P型半导体层至少为2层，N型半导体层至少为2层。本发明通过化学气相沉积法来堆叠形成P型半导体层和N型半导体层，并且采用物理刻蚀和电浆清洗的方式形成导电层，避免使用掩膜、光阻剂、光刻机来制造半导体芯片，降低了半导体芯片工艺复杂性，提高了半导体芯片产品的良率。 |
