首页/ 深圳市锐骏半导体股份有限公司/ 专利详情

一种降低浮动误差的VDMOS器件制作方法

基本信息

申请号 CN201910511822.9 申请日 -
公开（公告）号 CN110176395A 公开（公告）日 2019-08-27
申请公布号 CN110176395A 申请公布日 2019-08-27
分类号 H01L21/265;H01L21/336 分类 基本电气元件;
发明人 黄泽军;张二雄 申请（专利权）人 深圳市锐骏半导体股份有限公司
代理机构 深圳众邦专利代理有限公司 代理人 罗郁明
地址 518000 广东省深圳市南山区高新中一道2号长园新材料港8栋4楼
法律状态 -

摘要

摘要 本发明公开了一种降低浮动误差的VDMOS器件制作方法，包括以下步骤：A、提供N型衬底，在所述N型衬底上形成N型外延层，在所述N型外延层上形成栅极氧化层，在所述栅极氧化层上形成多晶栅极；B、对多晶栅极进行刻蚀，并刻蚀部分栅极氧化层；C、掺杂离子以设置的注入角度进行体区注入，且分为4次进行，每次注入体区剂量的1/4，且每注入一次将硅晶片在水平面上顺时针旋转90度后进行下一次注入；D、做源区自对准注入；E、做体区和源区的一次性驱入扩散；F、做介质层淀积，并完成孔刻蚀；本发明缩短了器件制作周期、节省了制作程序、降低了器件的生产成本、解决了两次扩散造成器件浮动误差过大的问题，具有良好的市场应用价值。