一种硬件兼容通用型I2C控制器IP核设计的方法及装置
基本信息
申请号 | CN202010332833.3 | 申请日 | - |
公开(公告)号 | CN111626010A | 公开(公告)日 | 2020-09-04 |
申请公布号 | CN111626010A | 申请公布日 | 2020-09-04 |
分类号 | G06F30/34(2020.01)I;G06F115/08(2020.01)N | 分类 | 计算;推算;计数; |
发明人 | 党舒平;黎成中;伍思进;谢国倩 | 申请(专利权)人 | 广西华南通信股份有限公司 |
代理机构 | 南宁东之智专利代理有限公司 | 代理人 | 戴燕桃;汪治兴 |
地址 | 530000广西壮族自治区南宁市滨河路28号B座10楼 | ||
法律状态 | - |
摘要
摘要 | 本发明涉及电子通讯控制领域,具体公开了一种硬件兼容通用型I2C控制器IP核设计的方法及装置,包括:自适应硬件设计模块:支持不同数目I2C从器件的热拔插和自动去抖技术;时钟模块:生成I2C模块基准时钟;多芯片兼容型I2C读写模块:生成相应位宽I2C从器件地址、寄存器地址、写数据和读数据的接口;可重构读写缓存模块:在命令与数据双缓存的同时,根据状态监测和顶层命令,进行动态的数据存取、命令发送和数据的重构读写操作;全局状态指示信号及状态寄存器模块:实时监控IP核的运行状态、定位程序停止的硬件和软件原因指示信号,本发明在FPGA上实现改进型的I2C IP核设计,明确I2C IP核总线状态指示、增强了I2C IP核的硬件兼容性和提高I2C IP核的可重构机制。 |
