一种软错误感知的FPGA布局布线方法
基本信息
| 申请号 | CN202110738637.0 | 申请日 | - |
| 公开（公告）号 | CN113505561A | 公开（公告）日 | 2021-10-15 |
| 申请公布号 | CN113505561A | 申请公布日 | 2021-10-15 |
| 分类号 | G06F30/394（2020.01）I;G06F30/398（2020.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 田春生;陈雷;王硕;周婧;庞永江;周冲;马筱婧;张瑶伟;杜忠;张璐;席培培;王郁景 | 申请（专利权）人 | 北京时代民芯科技有限公司 |
| 代理机构 | 中国航天科技专利中心 | 代理人 | 庞静 |
| 地址 | 100076北京市丰台区东高地四营门北路2号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明涉及一种软错误感知的FPGA布局布线方法，先完成对FPGA内布线资源发生的软错误的分析与建模；基于对软错误模型的研究，在布局布线过程中引入抗辐射因子，增加布局布线方法的软错误感知能力；针对布局过程中因随机过程和迭代而导致的收敛慢的问题，使用直接过程加强化学习的方法对布局流程进行优化，使布局过程更加智能高效；针对布线速度慢的问题，在新型重布线策略的基础上对不同特征的线网进行递归划分，进而采取不同的并行布线策略完成并行布线过程。该布局布线方法具有软错误感知的能力，可以缓解因FPGA内布线资源发生软错误而对电路性能造成的影响，同时能够在增加系统智能化程度的基础上，降低系统编译时间。 |
