浅沟槽隔离结构及其制作方法
基本信息
| 申请号 | CN201711189708.6 | 申请日 | - |
| 公开（公告）号 | CN107994016B | 公开（公告）日 | 2019-08-27 |
| 申请公布号 | CN107994016B | 申请公布日 | 2019-08-27 |
| 分类号 | H01L27/02;H01L21/762 | 分类 | 基本电气元件; |
| 发明人 | 不公告发明人 | 申请（专利权）人 | 睿力集成电路有限公司 |
| 代理机构 | 上海光华专利事务所（普通合伙） | 代理人 | 罗泳文 |
| 地址 | 230601 安徽省合肥市经济技术开发区翠微路6号海恒大厦630室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供一种浅沟槽隔离结构及其制作方法，包括：半导体衬底、沟槽、氧化层、内衬层以及介质层，沟槽用以隔离第一PMOS晶体管与第二PMOS晶体管，氧化层形成于沟槽的侧壁及底部，内衬层形成于沟槽的氧化层的表面，且沟槽底部的内衬层被完全去除或部分去除，以形成具有隔离间隙的非连续内衬层，介质层填充于沟槽中。本发明将浅沟槽隔离结构底部的内衬层去除，以形成具有隔离间隙的非连续内衬层，使得浅沟槽隔离结构底部不会有足够量的载流子聚集，避免晶体管衬底中的空穴聚集而导致的漏电。本发明可以减小PMOS晶体管之间的漏电流，并减小PMOS晶体管老化后维持电流的异常增加。 |
