一种基于高速串行器的输入电路结构

基本信息

申请号 CN201620089989.2 申请日 -
公开(公告)号 CN205545213U 公开(公告)日 2016-08-31
申请公布号 CN205545213U 申请公布日 2016-08-31
分类号 H03M9/00(2006.01)I 分类 基本电子电路;
发明人 吴凯;刘菲;张建;李成 申请(专利权)人 扬州森泰电气设备有限公司
代理机构 成都弘毅天承知识产权代理有限公司 代理人 杨保刚
地址 610041 四川省成都市高新区天府四街66号2栋8层3号
法律状态 -

摘要

摘要 一种基于高速串行器的输入电路结构,本实用新型涉及信号转换领域,其旨在解决现有串行器存在采集时钟对原数据开窗区域选取不合理,相同串行器中不同的时钟发生器采集时钟频率不匹配并导致输出数据误差较大,同时存在芯片输入端阈值电压逻辑1/0固定等技术问题。该结构主要包括第一时钟发生器:输出第一时钟信号,用于构建信号采集时间窗口;第一多路复用电路:其采样时钟端口接收第一时钟发生器输出的第一时钟信号,输入端接收并行源信号且输出端输出混合信号;反馈时钟发生器。本实用新型用于信号的高速串行。