基于恢复时钟的FPGA芯片时钟域同步方法及相关设备
基本信息
| 申请号 | CN202110808196.7 | 申请日 | - |
| 公开（公告）号 | CN113406993A | 公开（公告）日 | 2021-09-17 |
| 申请公布号 | CN113406993A | 申请公布日 | 2021-09-17 |
| 分类号 | G06F1/12（2006.01）I;G06F15/78（2006.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 顾焕峰;贾辉 | 申请（专利权）人 | 盛立安元科技（杭州）股份有限公司 |
| 代理机构 | 北京集佳知识产权代理有限公司 | 代理人 | 纪志超 |
| 地址 | 310051浙江省杭州市滨江区南环路3766号3楼306室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种基于恢复时钟的FPGA芯片时钟域同步方法、系统及存储介质，应用于FPGA芯片，FPGA芯片包括SerDes接收模块和时钟选择模块，方法包括：SerDes接收模块从对端发送的数字信号中提取出恢复时钟，在确定恢复时钟稳定后，对恢复时钟进行时钟去抖及生成锁定信号，并将锁定信号及去抖的恢复时钟输出至时钟选择模块；时钟选择模块在接收到锁定信号时，将接收到恢复时钟设置为工作参考时钟，以使FPGA芯片中的其他模块利用工作参考时钟对数字信号进行片内数据传输；本发明采用时钟选择模块将FPGA芯片中的工作参考时钟统一为恢复时钟，可确保片内数据传输无需时钟域转换，进而有效减小数据穿越时延。 |
