用于芯片设计的内存上电下电管脚重连方法及装置
基本信息
| 申请号 | CN202011592579.7 | 申请日 | - |
| 公开（公告）号 | CN114692544A | 公开（公告）日 | 2022-07-01 |
| 申请公布号 | CN114692544A | 申请公布日 | 2022-07-01 |
| 分类号 | G06F30/392（2020.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 不公告发明人 | 申请（专利权）人 | 上海寒武纪信息科技有限公司 |
| 代理机构 | 北京维昊知识产权代理事务所（普通合伙） | 代理人 | - |
| 地址 | 201306上海市浦东新区同汇路168号B座6层 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本公开涉及一种用于芯片设计的内存上电下电管脚重连方法及装置。所述方法包括：根据上电下电管脚的驱动管脚对芯片中的全部内存单元进行预分组，以形成多个内存组；根据聚类算法对每个内存组中的内存单元进行分组，以形成多个内存小组；根据物理位置分别对每个内存小组中的内存单元的上电下电管脚进行重新连接。本公开的方案可以根据内存单元实际的物理分布位置对内存单元的上电下电管脚进行重新连接，从而减少上电下电对电源网络的影响。 |
