嵌入式FPGAIP核顶层电路图自动生成方法、装置及存储介质专利查询专利号|摘要-满商公司网

嵌入式FPGAIP核顶层电路图自动生成方法、装置及存储介质

基本信息

申请号	CN202111001899.5	申请日	-
公开（公告）号	CN113449481A	公开（公告）日	2021-09-28
申请公布号	CN113449481A	申请公布日	2021-09-28
分类号	G06F30/34（2020.01）I;G06F115/08（2020.01）N	分类	计算；推算；计数;
发明人	陈柱佳;其他发明人请求不公开姓名	申请（专利权）人	中科亿海微电子科技（苏州）有限公司
代理机构	苏州晶石榴知识产权代理事务所（特殊普通合伙）	代理人	宁凯
地址	215000江苏省苏州市工业园区金鸡湖大道99号纳米城西北区NW-01幢7层705房间
法律状态	-

摘要

本发明涉及一种嵌入式FPGA IP核顶层电路图自动生成方法、装置及存储介质，其中，生成方法包括：根据资源排布信息，创建包含有若干格点单元的资源格点阵列；选取一格点单元，读取资源子模块库和资源排布图，以在选定的格点单元中布置资源子模块；获取资源子模块的一功能端口并创建对应该功能端口的线网，并根据功能端口的方向属性创建线名；遍历资源子模块的所有功能端口及所有格点单元后，建立顶层电路端口，输出FPGA IP核顶层电路图。通过合理利用FPGA内部资源的重复性和规律性，配合资源子模块库和资源排布图，从而实现了IP核顶层电路图的自动生成，极大的缩短了IP核顶层电路的生成时间，提高了FPGA IP核的开发效率。