一种生成FPGA可行性测试路径的方法、系统、介质及设备
基本信息
| 申请号 | CN202110842612.5 | 申请日 | - |
| 公开（公告）号 | CN113295990B | 公开（公告）日 | 2021-10-01 |
| 申请公布号 | CN113295990B | 申请公布日 | 2021-10-01 |
| 分类号 | G01R31/3185（2006.01）I;G06F11/263（2006.01）I | 分类 | 测量；测试; |
| 发明人 | 冯苏红;徐维涛 | 申请（专利权）人 | 中科亿海微电子科技（苏州）有限公司 |
| 代理机构 | 北京融智邦达知识产权代理事务所（普通合伙） | 代理人 | 董惠文 |
| 地址 | 215000江苏省苏州市苏州工业园区金鸡湖大道99号纳米城西北区NW-01幢7层705房间 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供了一种生成FPGA可行性测试路径的方法、系统、介质及设备，通过从设计文件中获取芯片所有管脚的坐标信息以及结点信息；将芯片结构中的输入端口所在的结点看作测试路径的源点，将输出端口所在的结点看作测试路径的终点，将结构图中的所有结点看作测试路径可能经过的结点，使用路径搜索方法，得到从源点到终点的多条可行路径；将所有可行路径整理成测试数据，根据软件的固定格式，生成对应的码流文件。本发明能根据FPGA的器件结构，用软件算法快速生成所有可行性测试路径，既提高了FPGA测试的覆盖率，又节省了测试时间，降低测试成本。 |
