一种宽共模输入电压的快速比较器电路
基本信息
| 申请号 | CN202210155288.4 | 申请日 | - |
| 公开（公告）号 | CN114221641B | 公开（公告）日 | 2022-05-20 |
| 申请公布号 | CN114221641B | 申请公布日 | 2022-05-20 |
| 分类号 | H03K5/24（2006.01）IJP H03195170 A,1991.08.26;CN 106134073 A,2016.11.16;CN 107508599 A,2017.12.22;CN 111355456 A,2020.06.30;CN 102411389 A,2012.04.11;CN 101064503 A,2007.10.31;CN 112671359 A,2021.04.16;US 2003095003 A1,2003.05.22;CN 103428123 A,2013.12.04;CN 105634521 A,2016.06.01;US 2008024176 A1,2008.01.31;JP 2011146904 A,2011.07.28;CN 104868902 A,2015.08.26;TW 200906060 A,2009.02.01 sua kim等.a 6-gbps/pin half-duplex lvds i/o for high-speed mobile DRAM.《2005 IEEE Asia solid-state circuits conference》.2006,;殷弼君等.用于网络通信的LVDS收发器的设计.《计算机工程》.2008,第34卷（第17期）,238-240. | 分类 | 基本电子电路; |
| 发明人 | 洪锋明 | 申请（专利权）人 | 成都芯翼科技有限公司 |
| 代理机构 | 成都顶峰专利事务所（普通合伙） | 代理人 | - |
| 地址 | 610000四川省成都市金牛区金府路88号1栋1单元10层1036号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种宽共模输入电压的快速比较器电路，包括共模电平控制网络、第一比较器、第二比较器、输出级和电容限制电路；共模电平控制网络将第一差分信号转换为第二差分信号；第一比较器的输入端与共模电平控制网络的输出端同向连接；第二比较器的输入端与第一比较器的输出端同向连接；输出级的输入端与第二比较器的输出端同向连接；电容限制电路的接入第一差分信号并与第二比较器的输入端连接。本发明通过设置两组比较器级联的方式分别得到很小的失调电压VOS以及很高速率的动态信号传输；使得失调电压VOS和信号传输速率之间不再相互制约，在保证更精确的失调电压VOS的前提下，提高了信号传输的速率，改善了信号质量。 |
