FPGA设计的综合实现方法和装置
基本信息
| 申请号 | CN202110321055.2 | 申请日 | - |
| 公开（公告）号 | CN112906332A | 公开（公告）日 | 2021-06-04 |
| 申请公布号 | CN112906332A | 申请公布日 | 2021-06-04 |
| 分类号 | G06F30/34 | 分类 | 计算；推算；计数; |
| 发明人 | 曹保健;王宁;刘奎;李元策;王勇麟;罗威 | 申请（专利权）人 | 山东高云半导体科技有限公司 |
| 代理机构 | 北京康信知识产权代理有限责任公司 | 代理人 | 霍文娟 |
| 地址 | 250101 山东省济南市高新区舜华路1号齐鲁软件园5号楼（创业广场E座）五层A503、A511房间 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本申请提供了一种FPGA设计的综合实现方法和装置，该方法包括：获取FPGA设计中的寄存器链组，寄存器链组包括至少一个寄存器链，寄存器链为多个寄存器串联构成的，多个寄存器的控制信号相同，且多个寄存器均为同步寄存器或异步寄存器；确定目标寄存器链组对应的目标存储器；使用目标存储器替换对应的目标寄存器链组，得到更新后的FPGA设计。该方法保证了更新后的FPGA设计中的节点较少，从而保证了占用的芯片资源较少，解决了现有技术中FPGA设计在综合阶段占用较多芯片资源的问题。 |
