SRAM存储器的内部时钟产生电路

基本信息

申请号 CN202011450900.8 申请日 -
公开(公告)号 CN112491399A 公开(公告)日 2021-03-12
申请公布号 CN112491399A 申请公布日 2021-03-12
分类号 H03K3/02(2006.01)I;G11C11/417(2006.01)I 分类 基本电子电路;
发明人 徐晓明;吴浩 申请(专利权)人 苏州腾芯微电子有限公司
代理机构 苏州曼博专利代理事务所(普通合伙) 代理人 宋俊华
地址 215000江苏省苏州市工业园区星湖街328号创意产业园4-A405单元
法律状态 -

摘要

摘要 本发明公开了一种SRAM存储器的内部时钟产生电路,包括延时模块、与非门ND1、上拉PMOS管MP1以及下拉NMOS管MN1;延时模块对外部时钟信号CLK进行延时和反向,生成延时信号CKB;与非门ND1的输入端分别连接外部时钟信号CLK和延时信号CKB,输出端生成控制信号SIG1;上拉PMOS管MP1受控制信号SIG1控制开断,且被控制信号SIG1开启时,将内部时钟信号LCK上拉为高电平;下拉NMOS管MN1受内部时钟关断信号STCK控制开断,且被内部时钟关断信号STCK开启时,将内部时钟信号LCK下拉为低电平。本发明LCK的产生速度更快,本发明电路使用的管子更少,节省版图的面积;在低电压工作状态下,本发明具有更强的驱动能力;本发明还能解决外部大延时时钟无法生成内部时钟的难题。