一种集成大型IP核的FPGA芯片的时序计算方法
基本信息
| 申请号 | CN202210466705.7 | 申请日 | - |
| 公开（公告）号 | CN114722753A | 公开（公告）日 | 2022-07-08 |
| 申请公布号 | CN114722753A | 申请公布日 | 2022-07-08 |
| 分类号 | G06F30/34（2020.01）I;G06F115/08（2020.01）N | 分类 | 计算；推算；计数; |
| 发明人 | 靳松;刘桂林;王海力 | 申请（专利权）人 | 京微齐力（北京）科技股份有限公司 |
| 代理机构 | 北京亿腾知识产权代理事务所（普通合伙） | 代理人 | - |
| 地址 | 100190北京市海淀区知春路63号卫星大厦9层901-903 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供一种集成大型IP核的FPGA芯片的时序计算方法，该方法包括：获取所述IP模块的多个端口的端口信息，其中，IP模块的每一个端口与FPGA系统的绕线模块耦合在一起；根据获取的端口信息确定IP模块的每一个端口的绕线坐标，并将每一个端口的绕线坐标保存为数据文件；对所述多个端口中的每一个端口，根据该端口的绕线坐标计算该端口与其他逻辑资源模块相连的时延信息。有效提高了FPGA芯片的时延计算的准确度，减少误差，进而有效保证了IP与FPGA芯片集成以后的性能。 |
