记忆体电路
基本信息
| 申请号 | CN201610107337.1 | 申请日 | - |
| 公开（公告）号 | CN105788632B | 公开（公告）日 | 2019-04-02 |
| 申请公布号 | CN105788632B | 申请公布日 | 2019-04-02 |
| 分类号 | G11C13/00（2006.01）I; G11C11/56（2006.01）I; H01L45/00（2006.01）I | 分类 | 信息存储; |
| 发明人 | 吴孝哲 | 申请（专利权）人 | 宁波时代全芯科技有限公司 |
| 代理机构 | 北京律诚同业知识产权代理有限公司 | 代理人 | 江苏时代全芯存储科技有限公司;江苏时代芯存半导体有限公司;英属维京群岛商时代全芯科技有限公司;江苏时代全芯存储科技股份有限公司 |
| 地址 | 223001 江苏省淮安市淮阴区淮河东路188号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 一种记忆体电路于此揭露。记忆体电路包含晶体管开关、覆盖晶体管开关的上方及周围的绝缘结构、多个设置于绝缘结构上方且呈垂直堆叠的记忆单元层、以及金属层结构。晶体管开关包含栅极结构，源极及漏极。每一记忆单元层包含与晶体管开关的源极之间以源极接触孔电性连接的导电底板、位于导电底板上的多个二极管结构、分别位于二极管结构上的多个记忆单元、以及分别位于记忆单元上，与导电底板大致成垂直排列的多个导电层。金属层结构与晶体管开关的漏极之间以漏极接触孔电性连接。如此一来，透过一个控制开关便可控制多个记忆单元层中的多个记忆单元，提高单位面积中的记忆容量，并简化三维记忆体电路的制程步骤，降低制程成本。 |
