基于FPGA低延迟视频图像缓存的DDR控制方法
基本信息
| 申请号 | CN202110653148.5 | 申请日 | - |
| 公开（公告）号 | CN113377049A | 公开（公告）日 | 2021-09-10 |
| 申请公布号 | CN113377049A | 申请公布日 | 2021-09-10 |
| 分类号 | G05B19/042（2006.01）I;H04N7/01（2006.01）I;G06T1/60（2006.01）I | 分类 | 控制；调节; |
| 发明人 | 姜文涛;王超;王洁;钱钧;李良福;杨一洲;卢晓燕;李涛;李建鹏;刘文达 | 申请（专利权）人 | 西安应用光学研究所 |
| 代理机构 | 中国兵器工业集团公司专利中心 | 代理人 | 周恒 |
| 地址 | 710065陕西省西安市雁塔区电子三路西段九号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明属于图像处理技术领域，具体涉及一种基于FPGA低延迟视频图像缓存的DDR控制方法。为了降低图像写入和读出的延迟时间，同时减小DDR的资源开销，本发明对每一个输入和输出的视频通道仅需要设计两个缓存区，减小了每个视频通道所需要的DDR缓存区的容量，提升了系统的多通道和高带宽的能力。本发明监控写入和读出帧率，计算其比值，同时统计实际一帧图像大小并计算出读写“竞争”的地址阈值，设计了自适应写入和读出缓存切换的控制方法，有效的降低了系统的数据延迟，提升了系统的工作性能。 |
