一种异步FIFO读写控制电路及方法、可读存储介质及终端

基本信息

申请号 CN201810628386.9 申请日 -
公开(公告)号 CN110618950A 公开(公告)日 2019-12-27
申请公布号 CN110618950A 申请公布日 2019-12-27
分类号 G06F13/16(2006.01) 分类 计算;推算;计数;
发明人 王鹏; 吴涛; 高鹏 申请(专利权)人 上海市信息技术研究中心
代理机构 上海光华专利事务所(普通合伙) 代理人 余明伟
地址 201210 上海市浦东新区海科路99号
法律状态 -

摘要

摘要 本发明提供一种异步FIFO读写控制电路,控制电路至少包括:FIFO存储器、第一时钟、第二时钟、第一逻辑链路、第二逻辑链路;FIFO存储器的写时钟域接入第一时钟,FIFO存储器的读时钟域接入第二时钟,且FIFO存储器的写指针接口与第一逻辑链路的第一端相连,第一逻辑链路的第二端与触发信号端相连,FIFO存储器的读指针接口与第二逻辑链路的第一端相连,第二逻辑链路的第二端与触发信号端相连;第一逻辑链路由第一数量个触发器串行组成,第二逻辑链路由第二数量个触发器串行组成,且第一逻辑链路比第二逻辑链路至少多两个触发器。应用本发明的实施例,能够精确控制读指针和写指针之间的延时时差,实现了FIFO存储器读写延时的最小化。