一种FPGA实现卷积层的设计方法
基本信息
| 申请号 | CN201711240484.7 | 申请日 | - |
| 公开（公告）号 | CN107944548A | 公开（公告）日 | 2018-04-20 |
| 申请公布号 | CN107944548A | 申请公布日 | 2018-04-20 |
| 分类号 | G06N3/04;G06N3/06 | 分类 | 计算；推算；计数; |
| 发明人 | 许昌平;吴琦;肖潇;龚纯斌 | 申请（专利权）人 | 睿视智觉（深圳）算法技术有限公司 |
| 代理机构 | - | 代理人 | - |
| 地址 | 518000 广东省深圳市罗湖区桂园街道书城路1号都市名园第五层A区 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开一种FPGA实现卷积层的设计方法，在图像矩阵中依次提取矩阵m×m的数据，利用matrix_mxm模块将矩阵m×m的数据与滤波核为m×m的数据计算卷积和，一幅图像数据的卷积和由多个matrix_mxm模块构成，完成一幅图像的特征提取。此种设计方法可极大地提升内部计算速率和效率，从而缩短计算时间，提升效能。 |
