一种基于Cache的流水线的执行方法及装置
基本信息
申请号 | CN202111336298.X | 申请日 | - |
公开(公告)号 | CN113778526B | 公开(公告)日 | 2022-02-22 |
申请公布号 | CN113778526B | 申请公布日 | 2022-02-22 |
分类号 | G06F9/30(2006.01)I;G06F9/38(2006.01)I | 分类 | 计算;推算;计数; |
发明人 | 郇丹丹;赵继业;李祖松 | 申请(专利权)人 | 北京微核芯科技有限公司 |
代理机构 | 北京北汇律师事务所 | 代理人 | 毕艳红 |
地址 | 100190北京市海淀区中关村东路66号1号楼10层1105-2 | ||
法律状态 | - |
摘要
摘要 | 本发明提供一种基于Cache的流水线的执行方法及装置,涉及微电子领域,Cache的Data SRAM阵列内部设置有数据选择器,该方法包括:执行第一流水级,接收访存指令,进行访问地址的计算;执行第二流水级,根据访问地址确定hit信号,将hit信号进行锁存;执行第三流水级,基于锁存的hit信号,通过数据选择器从Data SRAM阵列内部选出Data Block,并将命中路的Data Block送出Data SRAM阵列;执行第四流水级,基于Data Block对应的Block Offset,获取所需数据写回。采用本发明,可以实现减少大位宽长走线通道数量、减小面积、降低访问延时的技术效果。 |
