一种在内存中实现迭代式异或计算的8TSRAM电路结构
基本信息
申请号 | CN202111150160.0 | 申请日 | - |
公开(公告)号 | CN113921057A | 公开(公告)日 | 2022-01-11 |
申请公布号 | CN113921057A | 申请公布日 | 2022-01-11 |
分类号 | G11C11/412(2006.01)I;G11C11/418(2006.01)I;G11C11/419(2006.01)I;G06F15/78(2006.01)I | 分类 | 信息存储; |
发明人 | 蔺智挺;汪方铭;吴秀龙;朱志国;彭春雨;卢文娟;赵强;陈军宁 | 申请(专利权)人 | 合肥市微电子研究院有限公司 |
代理机构 | 北京凯特来知识产权代理有限公司 | 代理人 | 郑立明;陈亮 |
地址 | 230601安徽省合肥市经济开发区九龙路111号 | ||
法律状态 | - |
摘要
摘要 | 本发明公开了一种在内存中实现迭代式异或计算的8T SRAM电路结构,所述电路以8T SRAM单元为基本单元设置n行n列的内存单元,每个8T SRAM单元包括两个交叉耦合的反相器、一对数据传输管以及一对控制晶体管,数据传输管设置于交叉耦合的反相器左右两侧,每一侧各设置一个;控制晶体管设置于交叉耦合的反相器之间,上下各一个,上端控制晶体管的一端与左侧反相器的输出端连接,另一端与反相器中的右侧存储节点连接;下端控制晶体管的一端与右侧反相器的输出端连接,另一端与反相器中的左侧存储节点连接。该电路不仅能够实现多行数据的异或计算,也能实现多列数据的异或计算,打破了空间上对计算的限制,因此应用场景更加广泛。 |
