一种用于DRAM非易失存内计算的电路
基本信息
| 申请号 | CN202110846566.6 | 申请日 | - |
| 公开（公告）号 | CN113658628A | 公开（公告）日 | 2021-11-16 |
| 申请公布号 | CN113658628A | 申请公布日 | 2021-11-16 |
| 分类号 | G11C16/04（2006.01）I;G11C16/24（2006.01）I;G11C16/26（2006.01）I | 分类 | 信息存储; |
| 发明人 | 蔺智挺;章诚;吴秀龙;朱志国;彭春雨;卢文娟;赵强;李星玮;陈军宁 | 申请（专利权）人 | 合肥市微电子研究院有限公司 |
| 代理机构 | 北京凯特来知识产权代理有限公司 | 代理人 | 郑立明;陈亮 |
| 地址 | 230601安徽省合肥市经济开发区九龙路111号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种用于DRAM非易失存内计算的电路，包括以3T1R1C单元为基本单元设置的N行N列内存单元阵列、N个NMOS管和2N个PMOS管构成的开关组、N个存储电容构成的存储共享电容组，每一列进行单独的逻辑与运算累加，再将结果共享到每一列总线上的存储电容上进行量化；基于该电路，根据3T1R1C单元中电容写入的一位二进制数，在掉电前，将数据转换成RRAM的阻态保存下来；在上电后，再根据RRAM阻态的不同，由源极线SL通过RRAM向3T1R1C单元中的电容恢复相应的数据。利用该电路能够实现正确的逻辑与运算以及结果的累加量化、完成DRAM掉电前的数据恢复、同时能够保证在上电时向电容中恢复数据。 |
