一种半导体器件及其制备方法
基本信息
| 申请号 | CN201910717046.8 | 申请日 | - |
| 公开（公告）号 | CN112331718A | 公开（公告）日 | 2021-02-05 |
| 申请公布号 | CN112331718A | 申请公布日 | 2021-02-05 |
| 分类号 | H01L29/778(2006.01)I; | 分类 | 基本电气元件; |
| 发明人 | 邓光敏 | 申请（专利权）人 | 苏州捷芯威半导体有限公司 |
| 代理机构 | 北京品源专利代理有限公司 | 代理人 | 孟金喆 |
| 地址 | 215123江苏省苏州市工业园区金鸡湖大道99号西北区2幢311-B室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种半导体器件及其制备方法，半导体器件包括衬底；位于衬底一侧的掺杂外延层；位于掺杂外延层远离衬底一侧的沟道层；其中，掺杂外延层的电阻大于沟道层的电阻；位于沟道层远离掺杂外延层一侧的势垒层；位于势垒层远离沟道层一侧的阳极和阴极，阳极贯穿势垒层、沟道层以及部分掺杂外延层，阳极与沟道层形成肖特基接触。采用上述技术方案，阳极贯穿沟道层并与掺杂外延层直接接触，不仅可以降低半导体器件的开启电压，还可以降低反偏漏电，保证半导体器件兼顾低开启电压低反向漏电的技术效果，提升半导体器件电学性能。 |
