一种实现存储器扩展的逻辑电路设计方法
基本信息
申请号 | CN201610806548.4 | 申请日 | - |
公开(公告)号 | CN106250661B | 公开(公告)日 | 2019-05-21 |
申请公布号 | CN106250661B | 申请公布日 | 2019-05-21 |
分类号 | G06F17/50(2006.01)I | 分类 | 计算;推算;计数; |
发明人 | 张云哲; 耿嘉; 樊平 | 申请(专利权)人 | 北京亦庄国际融资担保有限公司 |
代理机构 | 北京亿腾知识产权代理事务所(普通合伙) | 代理人 | 京微齐力(北京)科技有限公司 |
地址 | 100083 北京市海淀区知春路63号卫星大厦9层901-903 | ||
法律状态 | - |
摘要
摘要 | 本发明公开了一种实现存储器扩展的逻辑电路设计方法,所述方法包括:根据第一存储器的第一地址总线宽度和所要扩展的地址总线的总宽度,确定地址总线的总宽度中除第一地址总线的宽度之外需要扩展的第二地址总线的宽度;根据第二地址总线的宽度,确定所要扩展的除第一存储器之外的存储器的个数;根据第二地址总线输入的地址信号,确定包括第一存储器在内的所有存储器的使能信号;根据使能信号,选择所有存储器中的一个存储器执行工作。本申请文件中,用户可以根据实际需要,增加至少两位地址总线,通过译码实现将两位地址总线译码为多个存储器的使能信号,控制多个存储器中一个工作,由此实现存储器的扩展,利用该方法,可以实现任意个存储器扩展,更加方便用户使用。 |
