带外延层的半导体器件及其制作方法
基本信息
| 申请号 | CN202010580005.1 | 申请日 | - |
| 公开（公告）号 | CN113838747A | 公开（公告）日 | 2021-12-24 |
| 申请公布号 | CN113838747A | 申请公布日 | 2021-12-24 |
| 分类号 | H01L21/265（2006.01）I;H01L29/06（2006.01）I | 分类 | 基本电气元件; |
| 发明人 | 徐泉;朱星宇 | 申请（专利权）人 | 上海先进半导体制造有限公司 |
| 代理机构 | 上海弼兴律师事务所 | 代理人 | 薛琦;张冉 |
| 地址 | 200233上海市徐汇区虹漕路385号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种带外延层的半导体器件及其制作方法，在N型外延工艺之前，对P型衬底进行N‑离子注入，以阻挡延缓所述P型衬底中的P型杂质在所述N型外延工艺过程中的反向扩散。本发明在已选用掺杂浓度较淡的P型衬底的情况下，通过在N型外延工艺之前对P型衬底进行砷离子为代表的N‑离子注入，起到阻挡减缓衬底P型杂质向外延层扩散，补偿外延层N型杂质分布深度的作用；从而在不改变外延工艺大环境的条件下，实际增加了N型外延的有效厚度，提高了半导体器件的纵向耐压值。同时可以有效提高外延层整体厚度的一致性，提高晶圆内器件的耐压值的一致性。 |
