一种基于FPGA的算法加速卡

基本信息

申请号 CN201620794457.9 申请日 -
公开(公告)号 CN205983466U 公开(公告)日 2017-02-22
申请公布号 CN205983466U 申请公布日 2017-02-22
分类号 G06F13/40(2006.01)I 分类 计算;推算;计数;
发明人 胥鹏 申请(专利权)人 四川迈实通科技有限责任公司
代理机构 成都九鼎天元知识产权代理有限公司 代理人 沈强
地址 621000 四川省绵阳市科创园区新中心二期2号楼320号
法律状态 -

摘要

摘要 本实用新型公开了一种基于FPGA的算法加速卡,包括FPGA核心处理器和转发模块,查找模块和高速缓存模块的输入端相连接,所述高速缓存模块通过RS232数据接口与FPGA核心处理器相连接,所述FPGA核心处理器的表面上还设置有数据接口,且数据接口通过复位模块与PCIE接口模块相连接,所述FPGA核心处理器的输出端连接有网络接口模块,且所述网络接口模块连接有接口控制模块,所述转发模块的输出端与数据采集卡相连接,数据采集卡通过存储器与数据库相连接。本实用新型是在充分吸收了网络安全隔离新技术和硬件规则匹配技术等基础上完成,通过专用通信设备、自定义协议格式、并配合应用层数据提取,满足了新一代网络隔离技术的需求,采用硬件规则匹配技术加快了数据处理速度。