一种优化电场特性的分裂栅沟槽MOS及其制造方法
基本信息
| 申请号 | CN202111393083.1 | 申请日 | - |
| 公开（公告）号 | CN113823567A | 公开（公告）日 | 2021-12-21 |
| 申请公布号 | CN113823567A | 申请公布日 | 2021-12-21 |
| 分类号 | H01L21/336（2006.01）I;H01L29/78（2006.01）I;H01L29/06（2006.01）I | 分类 | 基本电气元件; |
| 发明人 | 李加洋;陶瑞龙;胡兴正;薛璐;刘海波 | 申请（专利权）人 | 南京华瑞微集成电路有限公司 |
| 代理机构 | 南京瑞华腾知识产权代理事务所（普通合伙） | 代理人 | 钱丽 |
| 地址 | 211800江苏省南京市浦口区浦滨大道88号科创广场3号楼5楼 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种优化电场特性的分裂栅沟槽MOS及其制造方法。该方法包括在衬底的上侧制作外延层，具体如下：在所述衬底的上侧生长掺杂浓度为N3的第一外延层；调整掺杂源的浓度使掺杂浓度线性增加，并在第一外延层的上侧生长掺杂浓度从N3至N2线性增加的第二外延层；调整掺杂源的浓度使掺杂浓度线性降低，并在第二外延层的上侧生长掺杂浓度从N2至N1线性降低的第三外延层；在第三外延层的上侧生成掺杂浓度为N1的第四外延层。本发明通过调节外延层的掺杂分布，使SGT MOSFET中间部位的电荷补偿能力增强，电场分布更加接近梯形分布，增加了器件的耐压能力，并且在击穿电压相同的情况下，导通电阻可以减小30%左右。 |
