一种集成源漏电容的超结MOS器件及其制作方法
基本信息
| 申请号 | CN202111365416.X | 申请日 | - |
| 公开（公告）号 | CN113793807B | 公开（公告）日 | 2022-02-11 |
| 申请公布号 | CN113793807B | 申请公布日 | 2022-02-11 |
| 分类号 | H01L21/336（2006.01）I;H01L29/78（2006.01）I;H01L29/06（2006.01）I;H01L23/552（2006.01）I | 分类 | 基本电气元件; |
| 发明人 | 许超;何军;胡兴正;薛璐;刘海波 | 申请（专利权）人 | 南京华瑞微集成电路有限公司 |
| 代理机构 | 南京瑞华腾知识产权代理事务所（普通合伙） | 代理人 | 钱丽 |
| 地址 | 211800江苏省南京市浦口区浦滨大道88号科创广场3号楼5楼 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种集成源漏电容的超结MOS器件及其制作方法。本发明通过在外延层内设置两组第二沟槽，并在第二沟槽内依次设置电容层间介质层和电容多晶硅电极，在器件制作完成后，该结构形成两个并联在源极与漏极之间的源漏电容，可通过调节第二沟槽的深度、电容层间介质层的厚度和第二沟槽的宽度与相邻的两个第二沟槽之间的间距的比值来调节两个源漏电容的容值大小，使得集成的两个电容的容值大小不等，能够在不增加其他寄生电容的前提下，增加Cds来减小Vds电压变化率，从而改善器件的EMI，同时能显著过滤高频谐振信号，进一步改善EMI。 |
