一种半导体器件和半导体器件的制备方法
基本信息
| 申请号 | CN202210571702.X | 申请日 | - |
| 公开（公告）号 | CN114709256A | 公开（公告）日 | 2022-07-05 |
| 申请公布号 | CN114709256A | 申请公布日 | 2022-07-05 |
| 分类号 | H01L29/417（2006.01）I;H01L29/778（2006.01）I;H01L21/335（2006.01）I;H01L21/28（2006.01）I | 分类 | 基本电气元件; |
| 发明人 | 朱雷;许建华 | 申请（专利权）人 | 深圳市时代速信科技有限公司 |
| 代理机构 | 北京超凡宏宇专利代理事务所（特殊普通合伙） | 代理人 | - |
| 地址 | 518000广东省深圳市福田区福保街道福保社区广兰道6号顺仓物流中心三层（深装总大厦A座3楼318-320） | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供了一种半导体器件和半导体器件的制备方法，涉及半导体器件技术领域，该半导体器件包括衬底、成核层、第一缓冲层、第二缓冲层、器件层、源极、漏极、栅极以及背金层，源极与第二缓冲层接触，第二缓冲层为n型掺杂层，并具备导电特性，背孔贯通至成核层并与第二缓冲层相对应，背金层通过第二缓冲层与源极电学连接。避免了对缓冲层的刻蚀，提供了一种新型的背孔工艺和结构，其在进行背孔工艺时无需刻蚀缓冲层，从而无需考虑势垒层被完全刻蚀而导致欧姆接触失效及源极金属被刻蚀的问题，且无需降低刻蚀速度，降低成本的同时提升了产能，同时第二缓冲层采用n型掺杂，使得源极的接触电阻较小，能够实现源极和背金层之间良好的电学连接。 |
