低PLS全局快门像素结构及其驱动时序控制方法
基本信息
| 申请号 | CN202110553168.5 | 申请日 | - |
| 公开（公告）号 | CN113271419A | 公开（公告）日 | 2021-08-17 |
| 申请公布号 | CN113271419A | 申请公布日 | 2021-08-17 |
| 分类号 | H04N5/359（2011.01）I | 分类 | 电通信技术; |
| 发明人 | 龚雨琛;旷章曲;陈多金;王菁;伍建华;张帅;徐冰;刘志碧;陈杰 | 申请（专利权）人 | 上海韦尔半导体股份有限公司 |
| 代理机构 | 北京凯特来知识产权代理有限公司 | 代理人 | 郑立明;韩珂 |
| 地址 | 201210上海市浦东新区上科路88号豪威科技园 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种低PLS全局快门像素结构及其驱动时序控制方法，通过结构上的改进配合相应的驱动时序控制方案，可以在读出过程中消除曝光时的寄生电子，可有效提升全局像素快门效率。相比于传统全局快门像素结构，本发明可有效抑制像素PLS效应，且像素结构与工作时序简单，兼顾较大的填充因子与非一致性噪声抑制。 |
