一种基于FPGA实现稀疏化GRU神经网络的硬件加速器及方法
基本信息
| 申请号 | CN201611105597.1 | 申请日 | - |
| 公开（公告）号 | CN107229967B | 公开（公告）日 | 2021-06-15 |
| 申请公布号 | CN107229967B | 申请公布日 | 2021-06-15 |
| 分类号 | G06N3/04（2006.01）I;G06N3/063（2006.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 谢东亮;韩松;单羿 | 申请（专利权）人 | 北京深鉴科技有限公司 |
| 代理机构 | 北京卓孚律师事务所 | 代理人 | 任宇 |
| 地址 | 美国加利福尼亚州圣何塞罗杰克大道2100号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提出一种用于实现稀疏化GRU神经网络的装置，包括：输入接收单元，用于接收多个输入向量，并将多个输入向量分配到多个计算单元；多个计算单元，从所述输入接受单元获取输入向量，读取神经网络权值矩阵数据，将其解码后与输入向量进行矩阵运算，并将矩阵运算结果输出至隐含层状态计算模块；隐含层状态计算模块，从所述计算单元PE获取矩阵运算结果，计算出隐含层状态；控制单元，用于进行全局控制。另一方面，本发明提出一种通过迭代实现稀疏GRU神经网络的方法。 |
