延时锁定环电路
基本信息
| 申请号 | CN201120348798.0 | 申请日 | - |
| 公开（公告）号 | CN202231694U | 公开（公告）日 | 2012-05-23 |
| 申请公布号 | CN202231694U | 申请公布日 | 2012-05-23 |
| 分类号 | H03L7/085(2006.01)I;H03L7/08(2006.01)I | 分类 | 基本电子电路; |
| 发明人 | 黄凯;蔡志匡;时龙兴;眭莉莉 | 申请（专利权）人 | 无锡东集电子有限责任公司 |
| 代理机构 | 北京中恒高博知识产权代理有限公司 | 代理人 | 无锡东集电子有限责任公司;江苏东大集成电路系统工程技术有限公司 |
| 地址 | 214000 江苏省无锡市无锡国家高新技术产业开发区长江路21-1号无锡国家集成电路设计园606-609室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本实用新型公开了一种延时锁定环电路，包括延时链Ⅰ、解码器Ⅰ、解码器Ⅱ、延时链Ⅱ、控制器、鉴相器、边沿合成器和复位信号生成器，所述鉴相器的输入端和延时锁定环电路的输入端和输出端电连接在一起，所述鉴相器的输出端和控制器电连接在一起，所述控制器和解码器Ⅰ、解码器Ⅱ电连接在一起，所述解码器Ⅰ和延时链Ⅰ电连接在一起，所述解码器Ⅱ和延时链Ⅱ电连接在一起，所述延时链Ⅰ、延时链Ⅱ和控制器电连接在边沿合成器上。实现了保持DR的值为1以达到缩短锁定时间，并得到占空比约为50%的输出信号，同时具有谐波免疫的特性的目的。 |
