处理器中断机制的验证方法及验证装置
基本信息
| 申请号 | CN201511008868.7 | 申请日 | - |
| 公开（公告）号 | CN106933727B | 公开（公告）日 | 2020-12-18 |
| 申请公布号 | CN106933727B | 申请公布日 | 2020-12-18 |
| 分类号 | G06F11/36 | 分类 | 计算；推算；计数; |
| 发明人 | 张智;陈铠 | 申请（专利权）人 | 北京国睿中数科技股份有限公司 |
| 代理机构 | 北京清亦华知识产权代理事务所（普通合伙） | 代理人 | 北京国睿中数科技股份有限公司;中国电子科技集团公司第十四研究所 |
| 地址 | 100085 北京市海淀区上地五街5号4层西区 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种处理器中断机制的验证方法及验证装置，其中，方法包括以下步骤：随机生成定向指令序列；根据指令序列配置DUT的打开中断使能，并配置中断处理入口；在中断处理时，添加N条例外返回指令，以退出例外处理程序并且跳转至被中断取消的指令PC；在多条指令提交时，对DUT的寄存器的状态进行采样；对DUT加入随机中断，以得到加入随机中断对指令流水序列的影响结果。本发明实施例的验证方法，通过对DUT随机加入中断验证中断对DUT的影响，并且可以不受中断的影响进行数据对比，从而保证验证结果的准确性，提高验证的可靠性，简单便捷。 |
