一种非整数倍倍频锁相电路
基本信息
申请号 | CN201921101710.8 | 申请日 | - |
公开(公告)号 | CN210120548U | 公开(公告)日 | 2020-02-28 |
申请公布号 | CN210120548U | 申请公布日 | 2020-02-28 |
分类号 | H03L7/18 | 分类 | 基本电子电路; |
发明人 | 邹润德 | 申请(专利权)人 | 青岛瑞普电气股份有限公司 |
代理机构 | 北京天盾知识产权代理有限公司 | 代理人 | 夏燕 |
地址 | 266000 山东省青岛市高新技术产业开发区科韵路101号 | ||
法律状态 | - |
摘要
摘要 | 本实用新型提供一种非整数倍倍频锁相电路,包括信号输入、锁相环和复杂可编程逻辑芯片CPLD,复杂可编程逻辑芯片CPLD对信号输入执行比较操作用以输出比较信号,比较信号连接锁相环,经锁相环实现信号输出;信号输入由锁相环倍频锁相,然后发送给复杂可编程逻辑芯片CPLD作为计数时钟,复杂可编程逻辑芯片CPLD根据计数时钟进行倍频和分频,将分频处理后的计数时钟发送给锁相环作为输入比较信号,和信号输入进行比较,并通过内部的压控振荡器VCO进行信号输出频率调整,直到信号输入和比较信号的频率相同,且信号输入和信号输出保持同步。本电路采用锁相环和CPLD芯片的组合电路,由CPLD芯片将锁相环输出的时钟先倍频,然后再分频,实现信号的非整数倍倍频锁相。 |
