一种基于FPGA的海量像素分块的连通区域识别方法及装置
基本信息
| 申请号 | CN202110154740.0 | 申请日 | - |
| 公开（公告）号 | CN112837337A | 公开（公告）日 | 2021-05-25 |
| 申请公布号 | CN112837337A | 申请公布日 | 2021-05-25 |
| 分类号 | G06T7/187;G06T7/136 | 分类 | 计算；推算；计数; |
| 发明人 | 鲜燚 | 申请（专利权）人 | 成都国翼电子技术有限公司 |
| 代理机构 | 成都金英专利代理事务所（普通合伙） | 代理人 | 袁英 |
| 地址 | 610041 四川省成都市高新区科园二路10号2栋1单元6层1号、7层1-2号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种基于FPGA的海量像素分块的连通区域识别方法及装置，所述连通区域识别方法包括以下步骤：S1：接收前端成像单元的高带宽像素输入数据；S2：对高带宽像素输入数据进行数据分块处理，降低像素时钟频率；S3：根据设置好的阈值进行视频图像的二值化处理；S4：建立块与块之间的冲突表，完成各个分块模块中连通区域的初始化标记；S5：将各连通区域的具有等价关系的链表进行合并，完成反光球连通区域标记；S6：将连通区域统计特征输出给后续处理单元。本发明装置不需要存储视频每一帧的信息量，节约了存储资源，在PCB设计中既满足了板卡轻、小型的要求，又节省了物料和经济成本。 |
