一种应答器数据时钟的发生装置

基本信息

申请号 CN201310257643.X 申请日 -
公开(公告)号 CN103338174A 公开(公告)日 2013-10-02
申请公布号 CN103338174A 申请公布日 2013-10-02
分类号 H04L27/14(2006.01)I;H04L7/00(2006.01)I;B61L27/00(2006.01)I 分类 电通信技术;
发明人 刘晓鹏;吴中宁;韩雁 申请(专利权)人 北京交大微联科技有限公司杭州分公司
代理机构 杭州天勤知识产权代理有限公司 代理人 浙江大学;北京交大微联科技有限公司杭州分公司
地址 310027 浙江省杭州市西湖区浙大路38号
法律状态 -

摘要

摘要 本发明公开了一种应答器数据时钟的发生装置,包括FPGA;FPGA加载有判决模块、分频计数模块和时钟输出模块。本发明以二进制FSK信号作为分频计数模块的计数时钟,通过结合应答器报文数据来动态的调整分频计数模块的计数范围来实现动态的分频,即可从FSK信号中提取出稳定的564KHz的数据时钟,以此来读取存储器中的应答器报文数据。故本发明的数据时钟发生装置在减小硬件开销的同时也能降低整个应答器的功耗。