一种基于FPGA的乱序内存控制器及其实现方法
基本信息
| 申请号 | CN201210357658.9 | 申请日 | - |
| 公开（公告）号 | CN102945213B | 公开（公告）日 | 2016-08-10 |
| 申请公布号 | CN102945213B | 申请公布日 | 2016-08-10 |
| 分类号 | G06F13/16(2006.01)I | 分类 | 计算；推算；计数; |
| 发明人 | 张庆敏;张衡;胡刚 | 申请（专利权）人 | 无锡北方数据计算股份有限公司 |
| 代理机构 | 北京中恒高博知识产权代理有限公司 | 代理人 | 无锡众志和达数据计算股份有限公司;无锡北方数据计算股份有限公司 |
| 地址 | 214122 江苏省无锡市新区震泽路18号无锡软件园金牛座A栋6层 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种基于FPGA的乱序内存控制器及其实现方法，主要包括前端部分和后端部分，前端部分主要用于负责处理系统总线请求和仲裁、并负责将读写请求信息传递给后端和对数据通路的传输实现；后端部分主要用于实现基于乱序内存控制器的硬件控制逻辑，包括内存映射逻辑，标签管理逻辑和内存控制命令生成逻辑等；还包括穿过前端部分和后端部分、且用于提供单独的读通道和写通道的数据路径。该基于FPGA的乱序内存控制器及其实现方法，可以实现操作过程灵活、空操作指令少、延迟周期短和工作效率高的优点。 |
