FPGA的配置存储器上电初始化的电路和方法
基本信息
| 申请号 | CN201580000996.9 | 申请日 | - |
| 公开（公告）号 | CN106716543B | 公开（公告）日 | 2021-05-07 |
| 申请公布号 | CN106716543B | 申请公布日 | 2021-05-07 |
| 分类号 | G11C16/20(2006.01)I | 分类 | - |
| 发明人 | 杨献;薛庆华 | 申请（专利权）人 | 京微雅格（北京）科技有限公司 |
| 代理机构 | 北京亿腾知识产权代理事务所（普通合伙） | 代理人 | 陈霁 |
| 地址 | 北京市大兴区北京经济技术开发区地盛北街1号A区8号楼401室-11（集中办公区） | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明涉及一种FPGA的配置存储器上电初始化的电路和方法，该电路包括：译码电路、驱动电路和配置存储器，当第1次写0时，译码电路打开配置存储器中的一个地址对应的一个字线，驱动电路将一个字线的内容写为0；当第i次写0时，译码电路打开配置存储器中的至少一个地址对应的至少一个字线，驱动电路将至少一个字线中每个字线的内容写为0，至少一个地址的数量小于或等于前i‑1次已完成写0的地址的总和，i取大于或者等于2的正整数，从而使得配置存储器上电初始化过程中的写0操作更加容易，并且能够极大的缩短初始化的周期。 |
