两相非交叠时钟产生电路
基本信息
| 申请号 | CN201810118872.6 | 申请日 | - |
| 公开（公告）号 | CN108233899A | 公开（公告）日 | 2018-06-29 |
| 申请公布号 | CN108233899A | 申请公布日 | 2018-06-29 |
| 分类号 | H03K5/15;H03K5/156 | 分类 | 基本电子电路; |
| 发明人 | 张常红;曾隆月 | 申请（专利权）人 | 深圳骏通微集成电路设计有限公司 |
| 代理机构 | 深圳市精英专利事务所 | 代理人 | 深圳骏通微集成电路设计有限公司 |
| 地址 | 518000 广东省深圳市龙华区大浪街道腾龙路淘金地展滔商业广场B座410号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供了一种两相非交叠时钟产生电路，所述电路包括：用于输入时钟信号的信号输入端，连接输入端以用于调制所述时钟信号以获取第一局部信号的第一时钟电路，连接输入端以用于调制所述时钟信号以获取第二局部信号的第二时钟电路，连接第一时钟电路用于输出第一局部信号的第一输出端，连接第二时钟电路用于输出第二局部信号的第二输出端。本发明叠加线路较少，且一个时钟信号仅经过两次分歧、一次变化之后就输出四个子时钟信号，且四个子时钟信号的输出时延各有不同，在用于控制电路开关的通断方面，能够使节点在同一时刻不受两个电压源的驱动，并且提供提前关断时钟，减小与信号相关的电荷注入效应的影响。 |
