鉴相器和锁相环电路
基本信息
| 申请号 | CN201810034873.2 | 申请日 | - |
| 公开（公告）号 | CN108092661A | 公开（公告）日 | 2018-05-29 |
| 申请公布号 | CN108092661A | 申请公布日 | 2018-05-29 |
| 分类号 | H03L7/085;H03L7/089;H03L7/093;H03L7/113 | 分类 | 基本电子电路; |
| 发明人 | 陈志坚;曾隆月 | 申请（专利权）人 | 深圳骏通微集成电路设计有限公司 |
| 代理机构 | 深圳中一联合知识产权代理有限公司 | 代理人 | 深圳骏通微集成电路设计有限公司 |
| 地址 | 518000 广东省深圳市龙华区大浪街道腾龙路淘金地展滔商业广场B座410号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明属于锁相技术领域，提供了一种鉴相器和锁相环电路。一种鉴相器，包括：相位差输出电路，所述相位差输出电路的第一输入端和第二输入端分别接入分频时钟信号和输入时钟信号连接，用于比较所述分频时钟信号和所述输入时钟信号的相位并输出相位差信号；延迟输出电路，用于对所述分频时钟信号进行延迟输出处理，并输出延迟信号；预充放电信号输出电路，预充放电信号的输入端接入所述输入时钟信号，并与所述延迟输出电路的输出端连接，预充放电信号的输入端接入所述输入时钟信号，用于输出预充放电信号。电路校准精度高，缩短了锁定时间，满足现代通讯系统对锁相环频率快速切换的需求。 |
