芯片测试设备及其芯片测试过程叠料或卡料检查方法

基本信息

申请号 CN202110578262.6 申请日 -
公开(公告)号 CN113281634A 公开(公告)日 2021-08-20
申请公布号 CN113281634A 申请公布日 2021-08-20
分类号 G01R31/28(2006.01)I;G01R31/01(2020.01)I;G01R31/52(2020.01)I;G01R31/54(2020.01)I 分类 测量;测试;
发明人 曹敬芳;王天平 申请(专利权)人 普冉半导体(上海)股份有限公司
代理机构 上海浦一知识产权代理有限公司 代理人 王江富
地址 201210上海市浦东新区盛夏路560号504室
法律状态 -

摘要

摘要 本发明公开了一种芯片测试设备,在FT测试模式下,如果芯片标识读取模块在开短路测试模块对放置于测试槽的待检芯片完成FT测试的开短路测试时读取的该待检芯片的FT标志寄存器中的标识为测试通过识别码,其控制器输出叠料或卡料现象发生信息;当对放置于测试槽的待检芯片的FT测试的全部测试项完成时,如果该待检芯片的FT测试的各测试项均通过,其控制器控制标识写入模块向该芯片的FT标志寄存器写入测试通过识别码,如果该待检芯片的FT测试存在失败测试项,其控制器输出测试未通过信息。本发明还公开了该芯片测试设备的芯片测试过程叠料或卡料检查方法。本发明,便于及时发现芯片叠料或卡料,并方便后续追踪检查芯片是否是FT测试通过的芯片。