芯片测试设备及其芯片测试过程叠料或卡料检查方法
基本信息
| 申请号 | CN202110577196.0 | 申请日 | - |
| 公开（公告）号 | CN113281633A | 公开（公告）日 | 2021-08-20 |
| 申请公布号 | CN113281633A | 申请公布日 | 2021-08-20 |
| 分类号 | G01R31/28（2006.01）I;G01R31/01（2020.01）I;G01R31/52（2020.01）I;G01R31/54（2020.01）I | 分类 | 测量；测试; |
| 发明人 | 王珊珊;王天平 | 申请（专利权）人 | 普冉半导体（上海）股份有限公司 |
| 代理机构 | 上海浦一知识产权代理有限公司 | 代理人 | 王江富 |
| 地址 | 201210上海市浦东新区盛夏路560号504室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种芯片测试设备，其开短路测试模块用于对放置于测试槽的待检芯片进行开短路测试；芯片标识读取模块用于在开短路测试模块对放置于测试槽的待检芯片完成开短路测试时，读取该待检芯片的寄存器中的标识然后更新存储到芯片测试设备的参考标识寄存器；如果芯片标识读取模块当前读取的待检芯片的标识同标识寄存器中存储的标识相同，控制器则输出叠料或卡料现象发生信息。本发明还公开了该芯片测试设备的芯片测试过程叠料或卡料检查方法。本发明便于测试工程师及时发现芯片叠料或卡料。 |
