基于多FPGA系统的并行RTL综合方法、存储介质

基本信息

申请号 CN202111369897.1 申请日 -
公开(公告)号 CN114330174A 公开(公告)日 2022-04-12
申请公布号 CN114330174A 申请公布日 2022-04-12
分类号 G06F30/327(2020.01)I 分类 计算;推算;计数;
发明人 叶磊;黄侃;李艳荣;王俊杰;周立兵;白耿 申请(专利权)人 国微集团(深圳)有限公司
代理机构 深圳市康弘知识产权代理有限公司 代理人 尹彦
地址 518000广东省深圳市南山区粤海街道高新区社区沙河西路1801号国实大厦22A
法律状态 -

摘要

摘要 本发明公开了一种基于多FPGA系统的并行RTL综合方法、存储介质。其中基于多FPGA系统的并行RTL综合方法,包括:根据顶部节点对被测试设计的各个实例进行遍历创建层次树;并行遍历所述层次树对每一个模块进行唯一化处理,并记录唯一化处理后的模块的哈希值;以模块为单位,对各模块进行并行细化和逻辑映射,将各模块对应的被测试设计从RTL转换为门级电路;将各个模块对应的门级电路合并为一个整体形成层次化网表;统计层次化网表所消耗的资源,并根据资源约束自动选择超图单元;采用分割工具进行分割,形成各个FPGA对应的网表。本发明实现了RTL的并行综合处理,不仅可以应对大规模的集成电路,同时还可以提高仿真验证效率。