时钟同步模块及多芯片系统

基本信息

申请号 CN201310200361.6 申请日 -
公开(公告)号 CN103280230A 公开(公告)日 2013-09-04
申请公布号 CN103280230A 申请公布日 2013-09-04
分类号 G11C7/10(2006.01)I 分类 信息存储;
发明人 李路;李国勇;张洁 申请(专利权)人 上海矽诺微电子有限公司
代理机构 上海翼胜专利商标事务所(普通合伙) 代理人 翟羽
地址 201203 上海市浦东新区张江高科技园区祖冲之路2288弄3号531室
法律状态 -

摘要

摘要 本发明一种时钟同步模块包括:一时钟电路、一延时电路、一双向I/O电路、一第一逻辑电路、一第二逻辑电路、一使能端口和一同步端口;所述使能端口分别与所述时钟电路、双向I/O电路和第二逻辑电路电性连接;所述同步端口与所述双向I/O电路电性连接;所述时钟电路分别与所述双向I/O电路和第一逻辑电路电性连接;所述延时电路分别与所述双向I/O电路和第二逻辑电路电性连接;所述双向I/O电路与第一逻辑电路电性连接。本发明克服现有技术中电路需要过多控制信号,占用过多控制器I/O以及芯片管脚的问题,实现只需要一个外部控制信号和两个芯片管脚即可同时完成芯片的使能功能和时钟同步功能。